Názory k článku Instrukce typu SIMD na mikroprocesorech RISC
-
petr_p (neregistrovaný)
Skoro každý výrobce MIPS má vlastní rozšíření o SIMD instrukce. Například procesory Loongson od ICT/STMicroelectronics mají jednu ze dvou FALU jednotek vybavenou SIMD instrukcemi, která nabízí 32 64b registrů v jednom okně, které lze dělit až na jednotlivé bajty, instrukce pro převod mezi vektory a vektorové operace aritmetické, logické, posunu, se saturací či s ořezem, znaménkové či bezznaménkové (dokumentace k verzi 2F).
-
Anonymus Bimbas (neregistrovaný)
Pořád na to ve vašich článcích narážím, tak se ozvu.
U SSE4 chybně uvádíte, že se objevilo v procesorech K10. Není to pravda, K10 alias Barcelona a následníci mají toliko sadu zvanou SSE4a, která se však se skutečnou sadou SSE4, kterou uvedl a navrhl Intel nekryje a jde jen o několik málo instrukcí (jedna z nich, lzcnt nebo tak něco je používána v x264, pro zajímavost). Jinak má Phenom a příbuzní toliko SSE3 (škoda, SSSE3 by bodlo, pro ffmpeg/x264...)
Skutečné SSE4 (které ve skutečnsoti Intel uvedl ve dvou vlnách: "SSE4.1" přišlo s 45nm core2 Penryn a architektura Nehalem to rozšířila o pár kosuků na "SSE4.2"), skutečné SSE4 se dostalo do procesorů AMD až tento týden v architektuře Bulldozer (AMD "FX").
Architektura Bobcat uvedená začátkem roku podle dostupných informací končí na SSSE3.
-
Pavel TišnovskýZlatý podporovatelTo je dobre, ze jste se ozval, protoze mam evidentne chybu v poznamkach. Zkopiruji, overim a mockrat dekuji!
-
Anonymus Bimbas (neregistrovaný)
Och, rádo se stalo. Já to sleduju v podstatě jenom přes ffmpeg/x264. Z čehož vím, že na phenomu(II) si člověk SSE4 opravdu neužije :/
Možná i kvůli tomu matoucímu označení x264 detekuje SSE4A jako "lzcnt" (nic jiného asi nepoužívá). Naštěstí teď nová architektura AMD srovnala krok a přidala všechno od SSSE3 po SSE4.2 a AVX. Dokonce přidali vlastní sadu XOP, kterou jak to už chodí nejspíš Intel bude ignorovat.
