Tak tohle je naprosto klasický problém, a i popis toho, jak přemýšlel HW inženýr poměrně sedí. Od jisté doby přidávám do obvodového návrhu dva obyčejné tranzistory, a za pár korun se tím vytvoří pořádný generátor na bázi lavinového průrazu. Místa na PCB to v SMD moc nezabere, a ušetří to značné problémy s generováním náhodných čísel. Při čtení poznámky o warningu ohledně asynchronní logiky mi to připomělo stejný warning, který na mě ohledně asynchronní logiky vyhodilo ISE při pokusu implementovat vícero LFSR na generování náhody uvnitř do FPGA. Jo, a opravdu to moc dobře nefungovalo, a ovlivňovalo vedle položené obvody. Ani když jsem to posunul floorplanem kousek vedle to nebylo úplně ideální.