Odpověď na názor

V principu by měl Risc-V compressed ISA trpět stejným problémem jako Intel x86_64, akorát tedy dvakrát menším (a samozřejmě většina instrukcí se bude skládat maximálně ze 2, občas 3 kusů). IMHO když už, tak měli použít spíš něco jako self-correcting UTF-8 - tedy aby bylo jasně poznat, zda je instrukce pokračováním, bez toho, aby znali předchozí část. Cena by byla nízká (třeba jedna hodnota ze čtyř), ale vyhli by se chaosu s nejasným dekódováním.

aarch32 compressed encoding uměl taky a u aarch64 jej zcela zahodili, protože byl nejspíš brzdou.

To, že se o Risc-V říká, že byl tak dobře navržený, že je tu už mnoho let, nemusí být vůbec validní. Aarch64 navrhli úplně nově, na základě aktulních znalostí a je úplně někde jinde. Když třeba vezmu, jak je navrženo kódování immediate pro bitové operace, tak aarch64 to vyřešil geniálně, zatímco Risc-V musí typicky nahrávat jednoduchou masku z paměti nebo přes dvě load instrukce a potom teprve porovnávat.

iMHO půjde Intel podobnou cestou - Risc-V už zkoumali, proprietární aarch64 se jim nejspíš nechce (i když taky už byly signály, že se tomu nebrání). Ale jak se ukazuje, vytvořit úplně novou architekturu dneska už zdaleka není tolik práce, když to bude potřeba. A může tím zahodit celou historii, včetně zbytečně striktního memory ordering.