Tak je možné, že paměti při správném interleave využije otevírání několika bank LPDDR4 naráz a tím se navýší výkon více než plynulým čtením z jedné banky s přechody na další řádky. Je otázkou jak to vychází s délkou řádky cache proti šířce paměťové cesty. Obecně to může být dost loterie řízená konkrétními přístupovými vzory.