Názory k článku Otevřené RISCové architektury OpenRISC a RISC-V

Bravo. Vaše články o architekturách mikroprocesorů čtu s nadšením, i když se přiznám, že zdaleka ne všemu rozumím. Nicméně, rád se poučím a dozvím něco nového.

AVR je sice elegantni, ale nerekl bych, ze je to RISC, uz jen kvuli pre/post inkrementum indexu atd. Ale v porovnani s 51, PICem nebo dokonce HC11 je to samozrejme bomba.

ARM je RISC (ma to i v nazvu) a pre/post increment u load/store instrukci umi taky.

Pane Tišnovský, za MIPS (R2000/R3000) se, pokud vím, platit nemusí. Proto je na OpenCores.org k dispozici hned několik jeho implementací...

Pouze bylo pod patentem pár specifických instrukcí (unaligned load-store), ovšem tento patent vypršel 23. prosince 2006 (tomu říkám dárek k Vánocům B-) ).

Jiná věc jsou samozřejmě soudobá jádra od MIPS Technology, ovšem např. Altera nabízí jádro s názvem MP32, ve formě tzv. megafunkce, za registraci.

A jsou to skutečně MIPSy nebo "pouze" procesory s kompatibilními instrukcemi? Já jsem se například zajímal o Amber, ten má být kompatibilní s A32 (což je :-), ale není to ARM, je to zcela nová implementace, dokonce taková, že na ní nedosáhne žádný ARMovský patent (což nechápu, jak dokázali :-)

Ale fakt je, že čínani se s tím taky nepárali a první Loongsony byly také reimplementace MIPSu bez IP.

Ja myslim ze to dokazali tak ze puvodni ARM s 26bitovym adresovanim programu nemel patentovanou architekturu.

No jasne, ale to si jen vzali ISA a neco nad tim nabastlili. S originalnim jeste rucne delanym navrhem to asi moc nesouvisi ne? To je neco jako 6502 nebo 6809 - puvodni cipy byly rucne kreslene na uroven tranzistoru, sileny optimalizace apod. Dneska je napriklad 6502 uz ve VHDL nebo Verilogu, jenze po synteze to ma 10x vic tech tranzistoru :)

Ano, mluvim o ISA. Ty dalsi ARMy uz ji maji nejak patentove chranenou, takze nemuzete jen tak ve Verilogu napsat a pouzivat takove jadro aniz byste jim platil licencni poplatky, i kdyz je ta implementace vase (aspon to tedy tak chapu).

Já jsem to bral především z pohledu "je to legální/není to legální"...

Ta "MIPS jádra" na OpenCores asi budou reimplementace, ovšem z toho, jak se autoři většiny z nich vyhýbali implementaci unaligned load/store instrukcí, usuzuji, že kdyby byl celý MIPS R2000/R3000 copyrightovaný, neodvážili by se ho vytvářet vůbec (=ani jako reimplementaci).

Neviděl jsem nikde oznámení nějakého "uvolnění" této architektury ze strany MIPS Technologies - spíše mám za to, že nikdy copyrightovaná nebyla (alespoň ne do té míry, aby bylo možno zakazovat jiným ji reimplementovat)... Možná to souvisí s tím, že původní architektura MIPS vznikla na univerzitní půdě a teprve následně byla "odvlečena" do soukromé sféry, takže MIPS Tech. ji neměl pod kontrolou tolik, jako kdyby byla vyvinuta přímo v této firmě...

Některé důležité odlišnosti RISC-V od MIPSu:

- pevné pozice pro rs1, rs2 a rd (prohazování lw a sw u MIPSu) => rychlej39 dekodér a včasné určení závislostí

- kritická výhoda je PC relativní adresování ve skocích a voláních (JAL) - na MIPSu jsou v základní sadě PC relativní jen podmíněné/krátké skoky.

- PC je mimo obecné registry, AUIPC umožňuje hodnotu PC (+offset) načíst do běžného registru. Kdo viděl standardní volací konvenci MIPSu, která zajistí position independent code (veškeré ELF sdílené knihovny a většinou kvůli interoperabilitě i kód vlastního programu) s využitím t9 právě kvůli nezjistitelnosti hodnoty PC, případně lokální volání mov ebx,@sp ; ret ; na i386 v 32-bit režimu, tak okamžitě zazáří nadšením.

Další dobře promyšlené věci jako systematická rozšiřitelnost souboru, memory model atd. jsou již třešničkami na dortu.

Mate v plane sa zaoberat aj SPARC architecturou?
Konkretne by ma zaujimali porovnania LEON a OpenSPARC T2 vs. popisovane RISC-V.

A srdce slunickoveho člověka zaplesalo a šel si nalít kávu do hrníčku sun microsystems. Pohled padl jiz na značně seprane nevýrazné tričko stejnojmenné firmy, jež s sebou nesla závan eau de it.
Se slzou v oku hleděl na zaprasene manuály a certifikaci na Solaris.

Jo, zrovna vcera jsem se dival na eBay... 8 jadrovy T1 (to same co T2, jen to ma 1 FPU na cely cip, namisto 8 FPU - jeden pro kazdy cpu) vyjde na par $ ... a pak jsem dosel k OpenSparc.. coz bootuje 1-2 jadra na Virtex5 asi 60 minut (30 bez site)... skoda ze dokumentace oraclu zminuje jen architekturu a dodavaji zdrojaky ve verilogu, ale samotny T1 silicon dostupnou dokumentaci snad nema....

Dobry den,
diky za skvele clanky. BTW - neplanujete napsat nejaky uceleny uvod do FPGA a VHDL ? Ja vim ze root.cz je orientovan prevazne na linux, nicmene kdyz uz se tu pitva raspberry, arduino, architektura procesoru atd byl by to z meho uhlu pohledu jen dalsi logicky krok... Ceny start kitu napriklad od Altery se dneska pohybuje kolem 7 stovek, vyvojova prostredi jsou v zakladni edici zadarmo a tudiz cela platforma je dostupna pro siroky okruh nadsencu.

A co zkusit stránky fpga.cz a vhdl.cz? Literatura v češtině taky existuje.

Ty mam prectene horem spodem ale tam nejak mi tam chybi ucelenost. Nicmene nerikam ze je to spatmy zdroj informaci, jen si myslim ze cim vic informaci tim lepe :). Panu Malemu kazdadne moc dekuji a doufam ze mu jeho nadseni vydrzi paac dela skvelou praci

Dobry den,
dekuji za velmi pekny clanek, tesim se na pokrecovani a detaily RISC-V.

PS: male rypnuti ke stylu psani - omezil bych pocet smajliku. Prvni ok, 2. zvednute oboci, 4+..ctenar neni pubertacka na SMSkach.