29. 10. 2015 17:48
RISC-V mi podla popisu velmi pripomina arch. AVR. Tiez velmi jednoduchy a cisty RICS procesor s jasne danymi konvenciami kodovania instrukcii.
29. 10. 2015 19:38
AVR je sice elegantni, ale nerekl bych, ze je to RISC, uz jen kvuli pre/post inkrementum indexu atd. Ale v porovnani s 51, PICem nebo dokonce HC11 je to samozrejme bomba.
29. 10. 2015 23:38
ARM je RISC (ma to i v nazvu) a pre/post increment u load/store instrukci umi taky.