Názor k článku Použití instrukcí SSE a AVX pro zrychlení bitových operací od dw - Taktiez ma napada, optimalizacia na urovni kodu zvedsa...

Taktiez ma napada, optimalizacia na urovni kodu zvedsa nestaci pri tako vysokych bit rate. Ten procesor musi komunikovat s okolim, jadra budu zdielat IO s dalsimi procesmi, procesy tak isto budu zdielat pamat, cache. Takze je realna sanca ze niektore istrukcie budu trvat v reali dlhsie. Rovnako dalsie casti procesoru su zdielane medzi jadrami.
Vo vysledku zistite ze pocet taktov ktore mate k dispozicii nie je umerny taktu jadra a periodou prichadzajucich dat. Bude o mnoho nizsia. Napriklad toto neplatilo ani u osembitov. Priklad ZXS, ked ULA potrebovala pristup do videopamate tak procesoru poslala proste signal na HALT pin, ostatne tiez nemali dvojportovu pamat.