Odpověď na názor

Je to uz hodne let, co jsem designoval karty pro ISA bus, ale pokud si dobre pamatuji, tak 16-bit ISA mela specialni signaly /MEMCS16 a /IOCS16, kterymi karta zahy po adresaci zpetne indikovala, zda umi ci neumi 16-bitovy pristup do pameti nebo I/O prostoru na teto adrese. Pokud se napr. do pameti pres ISA bus pristoupilo 16-bitove, ale signal MEMCS16 nebyl kartou aktivovan, rozlozil radic ISA sbernice pristup na dva 8-bitove pristupy pres datove signaly D0..D7. Treba ma 286ka pri zapisu (napr. mov addr, ax) poslala na D0..D15 cele 16-bitove slovo v ax, a v nasledujicim vynucenem zapisovem cyklu D0..D7 obsahovalo D8..D15 z predchoziho cyklu (tj. obsah ah) a adresova sbernice byla addr+1. CPU tedy provadel 16-bitove operace, jen mu (zejmena pri cteni) byly ponekud pozdrzeny wait stavy, pricemz karta si sama diktovala 8-bitovy pristup na busu.