Názory k článku Statické a dynamické paměti

K mekkym chybam: Existuji pameti s ECC (viz http://en.wikipedia.org/wiki/ECC_memory#Error-correcting_memory ), ktere jednobitove chyby opravuji a vicebitove alespon detekuji. Pouzivaji se v serverech (obzvlast na tech, kde je bezny uptime roky) a v kosmu, kde je toho zareni ponekud vice ...

K afsa casticim: ony nemusi proniknout pouzdrem. Ony mohou vznikonout primo v nem - alfa zarice (jako uran a thorium) nejsou az tak vzacne kovy a mohou se obevit i v materialu onoho pouzdra (obzvlas to platilo u tech keramickych). Viz http://www.catb.org/jargon/html/C/cosmic-rays.html

No tak pouze jednobitové opravy by byly v kosmu úplně k ničemu, to by ten raketoplán brzo spadnul. :-) Pokud se nepletu, jejich telemetrie historicky (tedy od okamžiku nahrazení feritových pamětí raketoplánu polovodičovými v roce 1991) již zaznamenala v polovodičové paměti počítačů AP-101S i dvaceti- až třicetibitové (!) chyby. (A samozřejmě opravila.)

BTW, nedomnívám se, že zrovna Standa Brabec potřebuje, aby mu tohle někdo vysvětloval. :-)

Me se treba stalo ze na Ronja websitu se objevily blaboly ktere byly zpusobeny poskozenymi komprimovanymi daty pri rsyncu. Jedna z moznosti je mekka chyba pameti v ktere byla komprimovana data ulozena.

Nejsem na to odborník, jen jsem kdesi četl, že k takovém chybám skutečně dochází zhruba v řádu 1bit za měsíc.

Přesněji to bylo: 1 bit / měsíc a gigabyte.

že při větší spršce alfa záření se chyba rozleze i do okolních buněk, takže je v kritických aplikacích lepší používat něco na způsob podélné a příčné ECC (přes řádky a sloupce).

Ona stačí i jen jedna hmotná nabitá částice. Našel jsem ten paper NASA, o kterém jsem mluvil výše - Single Event Upsets for Space Shuttle Flights of New General Purpose Computer Memory Devices. Pamatoval jsem si to špatně, nejvíc v té době (mezi roky 91-94) zaznamenali jen 14bitovou chybu - ale zase je možné, že jsem v nějakém pozdějším materiálu našel vyšší číslo a mezitím zapomněl, kde ty materiály jsou, ale teď vážně nevím, kde bych to měl hledat.

Každopádně zaznamenali maximální chybu minimálně (:-)) čtrnáct bitů. A ten subsystém funguje přesně tak, jak popisuješ - opravná slova jsou svými bity co nejvíc "rozprostřena" (myslím, že skoro náhodně po celé krabici s čipy, aby tu bezpečnost proti částicím měli fakt izotropní), aby i mnohobitová chyba nezpůsobila neopravitelnost kvůli poškození více bitů v jediném slově. Údajně většina vícebitových chyb byla lokalizována na jediný čip, takže se rozprostření opravného kódu přes čipy ukázalo jako velice rozumné. Vychází mi, že na raketoplánu v té době docházelo k jedné "mimořádné události" :-) každých zhruba dvě a půl hodiny.

Díky velmi precizní telemetrii, kterou běžné servery (ani ty s ECC ;-)) vybaveny nejsou, tak získala NASA díky tisícům zaznamenaných datových oprav docela pěkné "mapy" rizikových oblastí na nízké oběžné dráze Země. Mimochodem, celou tu stránku můžu jen doporučit, člověk se dozví další zajímavé informace o palubním hardwaru NASA, a je tam i dokumentace a příručky k programovacímu jazyku HAL/S, ve kterém NASA raketoplánový hardware programuje.

(BTW, americké letectvo používalo v některých stíhačkách stejnou architekturu - System/4Pi (pěkná slovní hříčka na System/360, ze kterého jsou odvozeny ;-)) - ale myslím, že jiný jazyk, snad JOVIAL.)

Citace z Wikipedie:

HAL is not an acronym. On the Preface page of the HAL/S Specification[1], it says,

"....Intermetrics wishes to acknowledge the fundamental contribution to the concept .....made by Dr. J. Halcombe Laning of the MIT's Draper Laboratory."

Takže moc skynetoidních a HAL9000oidních konspirací bych za tím neviděl. ;-)

Když jednotlivá písmena HAL posuneme abecedně o jedničku, dostaneme...

Prijde Jack Bauer, nabije do sve bouchacky hmotnou castici a mas po bitu v pameti...

Ja jsem cet ze u DRAM je to slozitejsi. Vodice jsou dvojite jako symetricke vedeni a vedou do diferencialniho zesilovace
ktery se pri cteni zapoji s kladnou zpetnou vazbou. Vse je to od vyroby peclive vyladene aby to bylo symetricke. Diferencialni linka se zkratne takze na + i - dratu je stejne napeti a ted je to jako kulicka navrch kopecku.

V tom okamziku se pripoji kondenzator ktery kulicku jakoby vychyli a ono se to preklopi bud na jednu nebo na druhou stranu. Bez toho by to nefungovalo protoze kapacita kondu je prilis mala a linky jsou prilis dlouhe a maji prilis vysokou kapacitu.

Snad si jeste pamatuju, co na Vavrika s Dudackem ucili:
Cteci zesilovac je zapojen jako diferencialni zesilovac s kladnou zpetnou vazbou. Jeden vstup je veden z pametove bunky, druhy z referencni bunky, ktera je spolecna pro cely sloupec. Po vyselektovani radku se tyto obvody preklopi do stavu odpovidajicimu stavu zapsanemu do prislusneho radku. Tim obnovi naboj v pametovem kondenzatoru a zesili signal pro vystup. Cela cteci struktura ma par tranzistoru, snad jeste nekde najdu schema z obrazku.

Koho zajima prakticky priklad, tranzistor s ochuzovanym kanalem je na vstupu prijimace Ronja. BF 908, 988, 998 a pod. ekvivalenty. Normalne na nem zadne napeti neni a tece proud naplno (az 30mA). Vzhledem k tomu ze charakteristika ma kolem te nuly znacnou strmost, male zmeny napeti zpusobene dopadajicimi fotony kanal priviraji nebo naopak jeste vic otviraji nez normalne a tranzistor tak vytvari zesileny signal na zatezovacim odporu.

Tento tranzistor se taky pouziva na vstupu televiznich prijimacu.

tim, ze se zabali nekolik chipu nad sebe do jednoho pouzdra ? Zajimalo by me proc to vyrobci neudelaji, dala by se tak nekolikanasobne a jednoduse zvetsit kapacita pameti.

A co se tím získá, kromě složitějšího packagingu a testování? A nutnosti vyhodit několik čipů při poruše jediného? Silně mi to připomíná někdejší HIO technologii, ty obvody nejspíš byly o dost dražší, než kdyby se zapájely na desku (a u nich to ještě mělo smysl, třeba přesný AD převodník za tu námahu ještě stál). Dokud se na něco takového nevymyslí rozumná výrobní technologie, může "zabalení několika čipů nad sebe" IMHO způsobit víc problémů než užitku.

Je fakt, že by ta technologie byla o dost dražší, ale zas na druhou stranu, kdyby nějaký výrobce přišel s čipem, který má třeba jen 2x vyšší kapacitu paměti na stejnou plochu než konkurence už třeba jen z marketingového hlediska by to byl určitě trhák. A nechce se mi věřit, že by si s tím soudruzi v dnešní době nedokázali poradit, momentálně mi jako největší problém přijde asi drátování chipů a pouzdra.
Nevím přesně jak je waffer tlustý, ale předpokládám, že by se jich do jednoho chipu dalo naskládat klidně i deset. Myslím, že o téhle věci ještě uslyšíme, už vidím ty reklamy jakouže máme ultra inovativní technologii :) a taky proto, že zmenšování tranzistorů se nezadržitelně blíží ke konci ...

Chlazení?

http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=208402316

http://www.samsung.com/global/business/semiconductor/newsView.do?news_id=346

Tak tohle je přesně ono, vypadá to, že se opravdu začne využívat i třetí rozměr :) a "integráče" nám narostou do výšky :)) Je to mazec díky za odkazy