Názor k článku Stavíme ochranu paralelního portu od mtd - vystupy cmos logiky typicky snesou kratke zkraty, kdyz...

vystupy cmos logiky typicky snesou kratke zkraty, kdyz jsou delsi nez cca 1us (jednorazove), kremik se roztavi. pri opakovani zkratu na vystupu je odolnost samozrejme mensi. mezi vystupy se v tomhle zapojeni davaji odpory, aby se ty vystupy neodsmahly navzajem. u obvodu na vyssi frekvence byvaji na vystupu proudove zdroje, takze tam by to nevadilo. ale to neni pripad rady 74×x.

dalsi problem je, ze diky zkratum na vystupu bys mel mit dobre blokovane tyhle integrace. pulsy v napajeni vzniknou kvuli rozdilum v parametrech jednotlivych hradel, je tam ruzne zpozdeni (navic zavisle na teplote :-). bez blokovani budou po napajeni prolezat pulsy na frekvencich odhadem 100MHz-1GHz. co jsem koukal do schematu http://ronja.twibright.com/…/nebulus.png tak mi nepripadalo, ze tyhle pulsy blokujes. tj. cekal bych, ze to zapojeni nebude poradne fungovat na plosnaku a bude se to muset ruzne geometricky preusporadavat, aby se to samo nezarusilo az k nefunkcnosti. koukal jsi nekdy co se deje v napajeni s cca 10GS osciloskopem?

takze ano, myslim, ze tvoje vyplody skutecne funguji diky stesti. a klidne se kvuli tomu rozciluj, tvuj problem.