Názor k článku Stavíme ochranu paralelního portu od Clock - Rozptyl zpozdeni tam sice neni, ale podle datasheetu...

Rozptyl zpozdeni tam sice neni, ale podle datasheetu Philips ma HC typicke zpozdeni 7ns. Rozptyl bych odhadoval tak na 3ns. Vic nez 7ns to rozhodne nebude, to by porusilo kauzalitu :)

Ted rekneme ze jedno hradlo sepne za 3ns a druhy za 10ns, tak to 6ns smazi do zkratu. Ten vystup da ztezi 20mA do zkratu jestli si spravne pamatuju, a prepina to nejrychlejc 1 za 50ns. Cili z 50ns je 6ns zkrat, to je prumerny odber 2mA navic na hradlo neboli 12mA na cip. To je 60mW na cip to v pohode uchladi (Philips HC family specifications: max. odpar na pouzdre DIL 750mW).

V realu si myslim ze to bude jeste min, protoze ty hradla nespinaji natvrdo ale prochazeji plynule jakymsi napul sepnutym stavem (datasheet philips: output transition time 7ns) kdy plny zkratovy proud asi nedaji.

Ty hradla jsou interne na zkrat navrhovany – kdyz se vystup nastavi do pulky, bere to asi 20mA (podle kteryho datasheetu uz nevim, tusim 74HCU04). Takze jestli to na tech par nanosekund zkratuje uvnitr nebo venku je podle me jedno a zadna prasarna takovej navrh podle me neni.