Vlákno názorů k článku Stavíme ochranu paralelního portu od Clock - Yokotashi, to me vzdycky nastve kdyz nekdo naznacuje,...

Yokotashi, to me vzdycky nastve kdyz nekdo naznacuje, ze by moje vyplody mely fungovat diky stesti, kdyz to neni pravda. Ani jsem nedelal dlouhou serii experimentu.

Z datasheetu HC rady je znamo jaky odber ma hradlo v poloprepnutem stavu a kolik nanosekund mu trva prechod z jednoho stavu do druheho a jake je zpozdeni. Vystupni proud do zkratu se da zmerit. Z toho se da odhadnout, jak velke budou ztraty diky paralelnimu zapojeni hradel.

Kdyz jsem to radove odhadnul, prislo mi ze to nestoji za rec, ze ztraty diky prepinani samotnemu jsou vetsi. Tak jsem to s klidem paralelne spojil.

Jenomze v datasheetu uz asi neni rozptyl zpozdeni pro ruzna hradla (navic v ruznych chipech).

Takovehle zapojeni muze v digitalni logice chodit jenom se stestim, nebo s dlouhou serii experimentu.

Ty to nepouzivas jako digitalni logiku, ale jako posledni stupen zesilovace, ktery budi LEDku necim, co by klidne mohl byt sinus a melo by to stejne chodit …

Rozptyl zpozdeni tam sice neni, ale podle datasheetu Philips ma HC typicke zpozdeni 7ns. Rozptyl bych odhadoval tak na 3ns. Vic nez 7ns to rozhodne nebude, to by porusilo kauzalitu :)

Ted rekneme ze jedno hradlo sepne za 3ns a druhy za 10ns, tak to 6ns smazi do zkratu. Ten vystup da ztezi 20mA do zkratu jestli si spravne pamatuju, a prepina to nejrychlejc 1 za 50ns. Cili z 50ns je 6ns zkrat, to je prumerny odber 2mA navic na hradlo neboli 12mA na cip. To je 60mW na cip to v pohode uchladi (Philips HC family specifications: max. odpar na pouzdre DIL 750mW).

V realu si myslim ze to bude jeste min, protoze ty hradla nespinaji natvrdo ale prochazeji plynule jakymsi napul sepnutym stavem (datasheet philips: output transition time 7ns) kdy plny zkratovy proud asi nedaji.

Ty hradla jsou interne na zkrat navrhovany – kdyz se vystup nastavi do pulky, bere to asi 20mA (podle kteryho datasheetu uz nevim, tusim 74HCU04). Takze jestli to na tech par nanosekund zkratuje uvnitr nebo venku je podle me jedno a zadna prasarna takovej navrh podle me neni.

Jeste jeden argument: v datasheetu uvadeji pri testovaci zatezi 50pF. Nabit takovou kapacitu na 5V potrebuje 250pC naboje, a pokud se tento naboj preliva kazdych 50 nanosekund, je to proud 5mA. Mnou odhadovany proud na hradlo zpusobeny jejich paralelnim spojenim je 2mA.

Jeste me napada treti argument: Podle Fairchilda je absolute maximum rating output DC current per pin 50mA, mnou odhadovany pridavny proud zpusobeny paralelnim spojenim je 2mA. Mam tam 15 hradel budicich 70mA DC proudu, to je 4mA na hradlo, celkem 6mA. I kdyby rozptyl byl 7ns (ja pocital 3ns), proud zpusobeny paralelnim zapojenim bude stale jen 4.6mA, to je celkovy proud 8.6mA z 50mA. I kdyby hradlo dalo do zkratu ve skutecnosti 100mA (jako ze verim, ze da 20mA), proud zpusobeny paralelnim zapojenim by se vysplhal na 23mA, celkovy proud 27mA z 50mA. To ma stale spoustu rezervy.

Kritika tech dvou lidi ze Ronja je kvuli tomu prasarna mi prijde nefer, protoze oni zadny argument neprezentovali proc by to prasarna byt mela, zatimco ja jsem prezentoval 3 nezavisle vypocty, proc je to korektne navrzene.

Nepripadalo ti ze v Nebulusu pulsy na napajeni blokuju? To me prekvapuje, protoze v tom schematu je nakreslenych asi 20 keramickych kondenzatoru na napajeni tech svabu.

Kdyz rikas „tvoje vyplody skutecne funguji diky stesti a klidne se kvuli tomu rozciluj, tvuj problem“, to me sere.

Tak tady se připojuji k autorovi článku. V tý Ronje máš více takovýchhle prasáren (alespoň před lety tomu tak bylo) . Nejsi sám, když otevřeš červenou řadu Amára, podobné prasečinky tam má víc lidí. Řekl bych, že podle takovýchto návrhů se dá celkem jednoznačně poznat buď bastlíř-samouk experimentártor, nebo bastlíř-samouk se znalostmi fyziky (podle Ohmova zákona to přece vychází, tak co) od někoho, kdo se tím zabývá vážně.

Nelibi se mi ze rikas, ze v Ronji jsou prasarny, aniz bys rekl, co a proc je podle tebe prasarna.