On ten dotaz není tak blbý, takové základní shrnutí jako proč jsme to dělali, jak se to povedlo, co bude dál a jaké jsou alternativy to tam prostě chybí. Odbít to tím že komoditní karta není tak flexibilní je docela slabé. Může to být ledacos, potřebujeme něco rychlejšího/levnějšího/zelenějšího/open sourcovatějšího ono i "máme 50 milionů a tak si pojďme pohrát třeba z toho bude něco užitečného a když ne tak se aspoň pár lidí něco nového naučí" taky není špatný důvod. Trochu to rozvést by asi bylo užitečnější než informovat čtenáře rootu že po síti běhá i škodlivý provoz. Mimochodem odkazy: první pro detaily se musíte zaregistrovat, druhý pro přečtení se přihlašte…
Az budete nejaky ten patek mitigovat silne volumetricke DDoS ci jen sbirat data o sitovem provozu na 400G rozhranich, vyhody programovanych FPGA pochopite. A vy tu navic od jednoho clanku ocekavate neco, co by klidne vydalo na text cele diplomove prace. Ne, jeden clanek nemuze obsahnout do detailu vse, co si tu navymyslite... to by nikdy nikdo nenapsal nic, protoze u kazdeho odbornejsiho clanku legitimne ocekavate nejake vstupni znalosti ctenare.
Ano, vyzkum a vyvoj stoji penize a obcas clovek zabloudi do nejake slepe ulicky. Ake nekteri zda se maje pocit, ze uz bylo vse vynalezeno a do vyvoje a vyzkumu se investovat asi jakoze nemusi. Ty kecy o zbytecnosty R&D jsou trapny. A navic... ten odkaz, kde je ta cenovka zadne prihlaseni nechce ;-)
Nevím kde jste nabyl dojem že si myslím že R&D je zbytečný, naopak já si myslím že úspěch může být i to když na konci zůstanou lidi s know-how byť projekt samotný nevyjde. Neočekávám diplomku, uvítal bych jeden odstaveček o tom v čem je tahle sonda výjimečná a mimochodem nereagoval jsem ani tak na projekt jako na poznámku, že dotaz na cenu je hloupý. Podle mě byla hloupá ta odpověď.
Kdyz nezvladnes ve clanku kliknout na Flow-based Encrypted Traffic Analysis (FETA), tak snad aspon zvladnes tady :-)
Předchozí generace PCIe Hard IP si typicky řídili inicializaci a správu PCIe kreditů interně. V případě R-Tile to musí dělat uživatelská logika, kterou bylo potřeba nově implementovat a odladit. Dokumentace je k dostupná zde: https://www.intel.com/content/www/us/en/docs/programmable/683501/23-2-10-0-0/about-the-r-tile-streaming-fpga-ip-for.html
Dost záleží na konkrétním use-case, ale už samotný 400G přenos paketů do/z RAM paměti je velmi náročný na rychlost pamětí a počet paměťových řadičů. Když jsme pro testování použili poměrně běžný stroj AMD Ryzen 3960X s 4x 16GB DDR4 3200MHz, narazili jsme na výkonnostní limit pamětí zejména ve směru FPGA => RAM. Dosáhnout přenosové rychlosti 400 Gbps v tomto směru se povedlo, až když jsme paměti přetaktovali na 3700 MHz. Na serveru typu Dell R750 s větším počtem paměťových kanálů to funguje lépe.
Teoreticky si tato FPGA karta může vzít maximálně 200W. Ale vždy musí být zapojena v nějakém PC/serveru. Nicméně část síťového provozu může zpracovávat jen FPGA (dle funkcí, které máme implementované v použitém firmwaru) a do PC/serveru se pak už můžou posílat jen statistiky nebo vybrané pakety, a tím se výrazně sníží zatížení CPU.
To platilo mozno pred 10 rokmi. VPP zvlada na ryzene cca 20 milionov paketov za sekundu na kazdy core a bottleneck je kapacita PCIe zbernice. Vid napr. predposledna strana tu.