Názor k článku Vývoj 400GbE FPGA sondy pro monitoring velmi rychlých sítí od Jakub Cabal - Předchozí generace PCIe Hard IP si typicky řídili...

Předchozí generace PCIe Hard IP si typicky řídili inicializaci a správu PCIe kreditů interně. V případě R-Tile to musí dělat uživatelská logika, kterou bylo potřeba nově implementovat a odladit. Dokumentace je k dostupná zde: https://www.intel.com/content/www/us/en/docs/programmable/683501/23-2-10-0-0/about-the-r-tile-streaming-fpga-ip-for.html