Porad si stojim za svym :-). To ze se vnitrne v procesoru nageneruji mikrooperace (ktere uz mohou byt RISCove) je dalsi vec.
Hranice podle me je, zda v tom "RISC"u lze implementovat vse z dane ISA, pak bych mluvil o tom, ze interne to je RISC.
Takhle by se dalo rict, ze nejaky mini-CISC delany s 74XX logikou s 74LS ALU (nevim ted' presne oznaceni toho obvodu) je RISC.