Opravdu jsem si myslel, že přechod na 5 bitů se nemůže vyplatit. Oproti QLC dostanete do jedné buňky pouze o (5-4)/4 = 25 % více bitů. Zajímalo by mě, kdy ten zisk přestane pokrývat zvýšení nároku na ECC bity pro opravu chyb. Nemá někdo nějaké čtení o tom, jaké ECC poměry se používají teď a potenciálně u těch PLC?
Těch 25 % navíc máte ale "zadarmo" - dosáhnete jich nikoliv průlomem v kvantové fyzice a změnou výroby buněk, ale "jen" zlepšením analogu a ECC. Máte-li ADC/DAC dostatečně kvalitní a v řadiči dost operační paměti a výpočetního výkonu, může přechod na PLC znamenat jen úpravu firmwaru. Pokud musíte IP s analogem vyměnit za lepší, jedná se o náklad nerostoucí s kapacitou (jedno IP jádro na čip, ne na Gbit).